

1 Feature Extraction Module (FEM) em FPGA

Artigo: <http://cucis.eecs.northwestern.edu/publications/pdf/NguMem05A.pdf>

Título: *Real-Time Feature Extraction for High Speed Networks*

Informações relevantes:

- **Arquitetura proposta:** Os autores propõem um Feature Extraction Module (FEM) instanciado em FPGA, baseado em *sketches* (estruturas de dados probabilísticas para sumarização estatística). O módulo foi desenhado para ser escalável e substituir os métodos tradicionais de análise por fluxo (*per-flow*), que se tornam caros e inviáveis em redes de alta velocidade.
- **Protocolos e features:** O trabalho opera sobre o fluxo contínuo de pacotes (*packet stream*), resumizando o comportamento da rede sem depender da análise individual de conexões completas. As *features* extraídas caracterizam o comportamento agregado do tráfego, servindo de insumo para técnicas de detecção de anomalias, sem foco explícito em campos isolados de cabeçalho de protocolos específicos (como TCP/IPv4 individualmente).
- **Como fazem a análise:** A abordagem abandona a análise por fluxo individual (*per-flow*), substituindo-a por *sketches*, que são estruturas que resumem estatisticamente grandes volumes de tráfego com baixo custo de memória e processamento. As *features* geradas são posteriormente utilizadas por métodos de detecção de anomalias, como *association rule mining*, *outlier analysis* e algoritmos de classificação.
- **Como executam:** A implementação é feita integralmente em FPGA, com o FEM mapeado diretamente na lógica reconfigurável. O sistema atinge *throughput* de aproximadamente 20,18–21,25 Gbps, com acurácia de 97,61%, superando implementações equivalentes em software e ASIC.
- **Ponto de atenção:** Este trabalho opera com agregação por fluxo (via *sketches*), diferindo da proposta da Alessandra, que extrai *features* diretamente por pacote individual, a partir dos cabeçalhos Ethernet/IPv4/TCP/UDP.

Nota: Este trabalho está relacionado com os seguintes artigos:

- <https://www.ece.iastate.edu/~zambreno/assets/pdf/PatNar07A.pdf> (Beatriz)
- https://users.eecs.northwestern.edu/~ada829/pubs/das_tifs08.pdf (Elaine)

2 Parsing de cabeçalhos de protocolo em FPGA (Ethernet/IPv4/TCP/UDP)

2.1 Artigo 1

Artigo: https://www.fit.vut.cz/research/resultfile/c97063/278875/korenek_12_Q4_01.pdf

Título: *Low-Latency Modular Packet Header Parser for FPGA*

Informações relevantes:

- **Arquitetura proposta:** Os autores propõem uma arquitetura modular e pipeline para *parsing* (interpretação) de cabeçalhos de pacotes em FPGA. A arquitetura é implementada diretamente em VHDL, com estrutura uniforme e facilmente extensível para novos protocolos, ao contrário de soluções *ad-hoc*.
- **Protocolos e features:** O *parser* é genérico e configurável, projetado para suportar múltiplos protocolos de rede simultaneamente (não fica restrito a um único conjunto fixo). O foco está na extração estrutural dos campos dos cabeçalhos, servindo de base para qualquer processamento subsequente (filtragem, classificação, análise de segurança etc.).
- **Como fazem a análise:** A arquitetura organiza o *parsing* em estágios de pipeline, permitindo ajuste fino da relação entre latência e *throughput* conforme a necessidade da aplicação (por exemplo, aplicações sensíveis à latência, como *trading* algorítmico, versus aplicações que priorizam vazão máxima).
- **Como executam:** A implementação atinge *throughput* superior a 100 Gb/s, com baixa latência e uso comedido de área de chip, superando arquiteturas de alta velocidade que sacrificam área/latência em troca de desempenho bruto (mencionam *parsers* que chegam a 400 Gb/s, mas com custo elevado de *pipelining* extremo).
- **Ponto de atenção:** Este artigo é o mais próximo, em termos de arquitetura de interpretação de cabeçalho pacote a pacote, da implementação que a Alessandra precisa desenvolver em Verilog. A diferença é que o foco aqui é *parsing* genérico de protocolos (infraestrutura de rede), não a geração de vetores de características para ML/IDS, mas a lógica de extração de campos dos cabeçalhos é diretamente aplicável.

Nota: Este trabalho está relacionado com os seguintes artigos:

- <https://dl.acm.org/doi/pdf/10.1145/3174243.3174270> (Beatriz)
- <https://ijarst.in/public/uploads/paper/814521671383829.pdf> (Elaine)
- <https://arxiv.org/pdf/2409.07374> (Herman)

2.2 Artigo 2

Artigo: <https://www.fit.vut.cz/research/result-file/c146522/279847/p249-cabal.pdf>

Título: *Configurable FPGA Packet Parser for Terabit Networks with Guaranteed Wire-Speed Throughput*

Informações relevantes:

- **Arquitetura proposta:** Os autores propõem uma arquitetura de *parser* de próxima geração para FPGA, evolução direta do trabalho anterior de Kekely et al. (2012). A estrutura é dividida em múltiplos analisadores simples (*simple protocol analyzers*), organizados em pipeline, onde cada analisador processa um cabeçalho de protocolo por vez. O grande diferencial é a capacidade de processar múltiplos pacotes por ciclo de clock, garantindo *throughput* efetivo em velocidade de linha (*wire-speed*) mesmo com pacotes de tamanho mínimo.
- **Protocolos e features:** O *parser* é modular e configurável para um número arbitrário de protocolos (ex.: Ethernet e pilhas de protocolo diversas). Cada analisador extrai dados do cabeçalho do protocolo atual e determina o tipo/offset do próximo cabeçalho a ser processado, permitindo o encadeamento automático da pilha de protocolos.
- **Como fazem a análise:** A arquitetura pode ser gerada automaticamente a partir de uma descrição de alto nível em linguagem P4 (linguagem declarativa para definição de pilhas de protocolo), o que facilita e agiliza a implantação de novos protocolos sem a necessidade de reescrever manualmente o código VHDL.
- **Como executam:** Os *parsers* gerados automaticamente atingem *throughput* superior a 1 Tbps (mais de 2.000 Mpps) em FPGAs Xilinx UltraScale+, e cerca de 800 Gbps (mais de 1.200 Mpps) na geração anterior (Virtex-7), mantendo desempenho garantido de velocidade de linha independentemente do tamanho dos quadros.
- **Ponto de atenção:** Este artigo é o mais avançado tecnicamente na linha de *parsing* de cabeçalhos em FPGA, evolução direta do trabalho de Puš/Kekely/Kořenek (2012) já resumido anteriormente. Excelente para discutir escalabilidade e limites de desempenho de *parsers* em hardware, mas, assim como os anteriores, seu foco é a infraestrutura de rede (roteamento/*switching*) e não a geração de *features* para classificadores de ML/IDS, reforçando a lacuna que o trabalho da Alessandra busca preencher.

Nota: Este trabalho está relacionado com os seguintes artigos:

- <https://dl.acm.org/doi/pdf/10.1145/3174243.3174270> (Beatriz)
- <https://ijarst.in/public/uploads/paper/814521671383829.pdf> (Elaine)
- <https://arxiv.org/pdf/2409.07374> (Herman)